# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-217944

(43) Date of publication of application: 30.08.1990

(51)Int.CI.

G06F 12/08 G06F 12/08

(21)Application number: 01-038242

(71)Applicant: TOSHIBA CORP

(22) Date of filing:

20.02.1989

(72)Inventor: SAWADA MITSUO

## (54) BUS MONITORING DEVICE IN CACHE MEMORY


PURPOSE: To duplicate the limitation of a CPU

### (57) Abstract:

access cycle as compared to an ordinary one and to execute rapid processing by using tag memories, multiplexers and comparators to duplicate monitoring constitution.

CONSTITUTION: The bus monitoring device is provided with two multiplexers 1, 2 for switching the system address side and the CPU address side, two tag memories 3, 4 for respectively storing addresses obtained when a CPU reads out the main memory and to comparators 6, 7 for respectively comparing the contents of the tag memories 3, 4 with a system bus or a CPU

address. The access cycle time of the CPU is made to coincide with that of the tag memories 3, 4. Consequently, the processing speed of the bus



#### **LEGAL STATUS**

[Date of request for examination]

monitoring device can be improved.

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### 四公開特許公報(A) 平2-217944

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)8月30日

G 06 F 12/08

M GZ

7010-5B 7010-5B 7010-5B

3 1 0

未請求 請求項の数 1 審査請求 (全4頁)

60発明の名称

キャッシュメモリにおけるバス監視装置

頭 平1-38242 20特

平1(1989)2月20日 22出

明 ⊞ @発 者 沢

充 雄

東京都貴梅市末広町2丁目9番地 株式会社東芝青梅工場

内

创出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地。

四代 理 人 弁理士 則近 窸佑 外1名

OΠ

1. 発明の名称

キャッシュメモリにおけるバス監視装置

2. 特許請求の范囲

CPUが主メモリをアクセスしたときのデータ を格納するキャッシュメモリと、CPUが主メモ リをリードしたときのアドレスをそれぞれ格納す る2組のタグメモリと、この2組のタグメモリを CPUのアクセスとシステムバスのアクセスの監 祝にぞれぞれ切換える2組のマルチプレクサと、 前記2粒のタグメモリのアドレスとCPUアドレ ス、システムパスアドレスとをそれぞれ比較する 2組のコンパレータと、前記2組のマルチプレク サの切換えおよび前記タグメモリと前記キャッシ ュメモリのリード・ライトを制御するコントロー ラとを具備したことを特徴とするキャッシュメモ りにおけるバス監視装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、主メモリ等とキャッシュメモリとの 関で不一致を防止するキャッシュメモリにおける バス監視装置に関する。

(従来の技術)

一般にキャッシュメモリ9は、第5図に示すよ うに、CPU10と主メモリ9の間に介在し、C PUlOが低速の主メモリタをリードしたとき、 同時にデータを高速のキャッシュメモリ11に格 納しており、再度CPU10が同一アドレスをリ ードしたときは、キャッシュメモリ11からデー タを読み出すことによりCPU10のメモリアク セスを高速化する。

パス監視機能は、主メモリ9とキャッシュメモ リ11との間でデータ不一致が生じないようにす る方法の1つであって、DMA12等の他のバス マスタが主メモリのデータを変更しようとすると き、もしそのデータがキャッシュメモリ11にコ ピーされていた場合は、キャッシュメモリ11の そのデータを無効とする機能である。

このようなパス監視機能を行なう従来例を第3

図に示す。第3図において、タグメモリ13は主 メモリをリードしたときのアドレスを、キャッシュメモリ11は主メモリをアクセスしたときのデ ータを格納しておく。

CPUからのアクセスとシステムバスの監視は、
1つのタグメモリ13をマルチブレクサ14で切換えて交互に使用する。CPUからのアクセスの
とさは、タルチブレクサ14をCPUアドレスの
とさして、タグメモリ13の内容とCPUアドレスレ
したコンパレータ15で比較し、一致したらば、
のクをCPUからのするキャッシュメモリ110の
デークをCPUからする。シンステムバスを
のクをCPUからなする。ジュステムバスに
カバスアドレスに対応にマルチグメメモリ13のに
カバステムバステムバステムバステムバステムバステムバステムバステムバスト
システムバステムバステムバステムが、カーならば、そのタグメモリの内容を無効値とする。

(免明が解決しようとする課題)

上記のようなバス監視装置では、第4図に示す

次に本売明の一実施例を示す第1図、第2図に ついて本充明の詳細を説明する。

第1 図は本発明の構成を示すプロック図で、システムアドレス側とCPUアドレス側とを切り換える2 組の第1 のマルチプレクサ1 と第2のマルチプレクサ2と、CPUが主メモリをリードしたときのアドレスを各々格納する2 組の第1 タグメモリ3と第2のタグメモリ4とを備えている。

さらに、上記2組の第1および第2のタグメモリ3.4の内容とシステムパス又はCPUアドレスとを各々比較する2組の第1のコンパレータ6と第2のコンパレータ7を育する。5はキャッシュメモリである。

コントローラ8は2組のマルチプレクサ1.2 の切換えや、2組のタグメモリ3,4 およびキャッシュメモリ5のリードおよびライトの制御を行なう。

次に図面について本発明の動作を説明する。 2組の第1および第2のマルチブレクサ1、2は マルチブレクサ、例えば第1のマルチブレクサ1 ように、CPUのアクセスサイクルTの1/2が タグメモリのアクセスサイクルとなり、換言すれ ばタグメモリ13のアクセスサイクルの最小値の 2倍がCPUアクセスサイクルの限界となり、高 速化を図ることができなかった。

水発明は、このような事情により発明されたもので、CPUのアクセス速度を高速化することを 目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は、システムパスアドレス側とCPUアドレス側とを切換える2組のマルチプレクサと、 2組のタグメモリおよびコンパレータとを揃えて、 CPUのアクセスサイクル時間とタグメモリのア クセスサイクル時間とを同一にしてパス監視装置 の処理速度を高めることを特徴とする。

(作用)

CPUのアクセスサイクル時間とタグメモリの アクセスサイクル時間が同一となった。

(実施例)

がシステムアドレス側ならば、他方のすなわち紅 2のマルチブレクサ2はCPUアドレス側と常に 互いに反対側に切換るようにコントローラ8によ って制御されている。

したかって、2組の第1のタグメモリ3と第2のタグメモリ4はCPUからのアクセスとシステムバスからのアクセスの監視が交互に入れ変わる。これに2組の第1のコンパレータ6と第2のコンパレータ7との接続をみると、第1のマルチブレクサ1と第1のタグメモリ3と第1のコンパレータ6とが、第2のマルチブレクサ2と第2のタグメモリ4と第2のコンパレータ7とがそれぞれ組となる。

まずCPUからのアクセスについて説明すると、 CPUからのアクセスは第1又は第2のマルチブレクサ1、2のうちCPUアドレス側に切り換え ている紐で調べられる。

すなわち、 2組のタグメモリ 3 又は4 の内容と C P U アドレスを 2 組のコンパレータ 6 又は7 で 比較し、一致したとき、 C P U のアクセスがリー ドの場合は、このアドレスに対応するキャッシュメモリ5のデータをCPUに伝送し、CPUアクセスがライトのときはこのアドレスに対応するキャッシュメモリのデータをCPUの出力データに更新し、主メモリも更新される。

比較により不一致で、CPUアクセスがリードの場合は、2組のタグメモリ3又は4とキャッシュメモリ5を主メモリをリードした値にそれぞれ 更新する。この場合、主メモリのアクセスサイクルは通常、タグメモリ3又は4のアクセスサイクルの倍数となる為、双方のタグメモリ3、4が更新される。

比较により不一致でCPUアクセスがライトの 場合は主メモリのみ更新される。

次にシステムバスの監視について説明すると、 2組のマルチプレクサ1.2のうちシステムバス 側に切り換わっている組で行なわれる。

システムバスのアクセスがあると、第1又は第 2のタグメモリ3、4の何れかの内容とシステム バスからのアドレスとを2組の第1又は第2のコ

従来例の2倍とすることができ、高速化を図ることができる。

[発明の効果]

この発明によれば、タグメモリ、マルチプレクサ、コンパレータからなる監視構成を2重化することにより、CPUのアクセスサイクルの限界を従来例の2倍とすることができるので、高速処理を行なうことができる。

4. 図面の簡単な説明

第1図は、本発明の一実施例を示すブロック図、 図 第2は本発明の動作を示すタイミングチャートで ある。

第3図は、従来例の構成を示すプロック図、第4図はその動作を示すタイミングチャート、第5図はキャッシュメモリを用いた従来のシステム構成を示すプロック図である。

1…第1のマルチプレクサ、2…第2のマルチプレクサ、3…第1のタグメモリ、4…第2のタグメモリ、5…キャッシュメモリ、6…第1のコンパレータ、11…第2のコンパレータ、8…コン

ンパレータ6、7のいずれかで比較し、一致であってシステムパスのアクセスがライトの場合は、第1、第2のタグメモリ3、4のいずれかの内容を無効値とする。この場合、システムパスのアクセスサイクルは通常、第1、第2のタグメモリ3、4のアクセスサイクルの致倍となる為、第1、第2のタグメモリ3、4のアクセスサイクルの数倍となる為、第1、第

不一致か义はシステムバスのアクセスがリード の場合は双方の第1、第2のタグメモリ3、4の 更新は行なわない。

上記のような、第1、第2のタグメモリ3、4 のアクセスサイクルとCPUのアクセスサイクル の関係は第2図のタイミングチャートに示されて いる。この図から明らかなようにCPUのアクセ スサイクルとタグメモリのアクセスサイクル時間 が同一となる。換含すれば、2都のタグメモリ3、 4の各々のアクセスサイクルの最小値がCPUの アクセスサイクルの限界となる。

すなわち、CPUのアクセスサイクルの限界を

トローラ

代理人弁理士 - 例近 - 憲佔 同 - 山下 - 一

